Reference 6 (JPN PAT Appln Laid Open No. Sho 60-261095)



(11) Publication number:

60261095 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

59116904

(51) Intl. Cl.: G11C 7/00

(22) Application date:

06.06.84

(30) Priority:

(43) Date of application

publication:

24.12.85

(84) Designated contracting

states:

(71) Applicant: MITSUBISHI ELECTRIC CORP

(72) Inventor:

TANIGAWA TOSHIYUKI WAKIMOTO KINGO

MIYAJIMA HIROSHI

(74) Representative:


(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To reduce the processing time when a data with a consecutive address is read continuously by controlling automatically increment or decrement of a content of an address register.

CONSTITUTION: An initial address is written in an address register 2 and a complement of a number of times incrementing or decrementing the address is written in a control register 9. Then an increment/decrement 8 increments/decrements the content of the register 2 by 1 each and a memory cell group 4 is read continuously by the consecutive address until the content of the register 9 reaches "0". The processing time in reading the data of the consecutive address continuously is reduced in comparison with the use of an address counter by controlling automatically the increment or decrement of the content of the address register.

COPYRIGHT: (C)1985,JPO&Japio



Reference 6 - Supplement by Yamakawa IPO

For the purpose of continuously reading the data in consecutive bit positions, both the foremost address of the location of the data to be read in the memory and the numerical value indicative of the difference between the foremost address and the rearmost address are included in one same address signal therefor. On the storage device side, the foremost address received is stored in the address register 2 and the numerical value indicative of the difference between the foremost and rearmost addresses is stored in the control register 9. Each time the reading of a unit of data is accomplished, increment takes place in the address register and, simultaneously, decrement in the control register, which lasts until the count in the control register 9 comes down to "0".

P2+-6 R-6

⑩日本国特許庁(JP)

⑩特許出願公開

砂公開特許公報(A)

昭60-261095

(3) Int Cl.4

識別記号

庁内整理番号

❸公開 昭和60年(1985)12月24日

'G 11 C 7/00

6549-5B

審査請求 未請求 発明の数 1 (全 4 頁)

❷発明の名称 半導体記憶装置

②特 関 昭59-116904

參出 願 昭59(1984)6月6日

内

砂発 明 者 脇 本 於 吾 伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所

内

四発 明 者 官 島 博 伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

⑩出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄

外2名

朔 却 書

1. 発明の名称

半導体記憶裝置

2. 特許請求の範囲

(1) アドレスにより定められる各配像位置にそれぞれ所定ビット数のデータを記憶するメモリセルが配置されたメモリセル群、

とのメモリセル群のアクセスすべきデータを指 定するアドレス信号が記憶されるアドレスレジス タ、

このアドレスレジスタ化外部アドレス線からア ドレス信号を書込む手段、

上記アドレスレジスタの内容に対し所定のクロックでとに数値1を加算又は減算するインクリメンタ、

とのインクリメンタ/デクリメンタを動作させ、 又はその動作を停止させる制御信号を出力する制 御用レジスタ。

上記アドレスレジスタドアドレス信号を書込む ・時点で、上記メモリセル群から連続して読出すべ きデータの総数に関連する数値を上記制御用レジスタに答込み、上記インクリメンタ/デクリオンの内容に対しのクロックでとに数値1を加算又は被算する各時記がインクリメンタがしませんが、上記制御用レジスタの内容が所定の数値に対し、上記制御用レジスタの内容が所定の数値に対したとき上記制御用レジスタから上記インクリメンタの動作を停止する信号を出力する手段、

上記アドレスレジスタの内容によりアクセスされ上記メモリセル群から脱出されたデータが入力される出力データレジスタ、

上配所定のクロックどとに、当該クロック時点における上記インクリメンタグデクリメンタによる上記アドレスレジスタの内容の変更過程が終了した時点において上記出力データレジスタへの入力信号を上記出力データレジスタに書込む手段を備えた半導体記憶装置。

(2) メモリセル群、アドレスレジスタ、インク

リメンタ/デクリメンタ、制御レジスタ及び出力 データレジスタは、関連する他の回路と同一基板 上に形成されることを特徴とする特許別の範囲 オ1項記載の半導体記憶装置。

3. 発明の詳細な説明

〔発明の技術分野〕

この発明は半導体配体装置に関し、特にその銃出しの高速化に関するものである。

〔從来技術〕

オ1 図は RAM (ランダムアクセスメモリ)を構成する従来の半導体配像装置を示すプロック図であって、図において、(1) は外部アドレス線、(2) はアドレスレジスタ、(3) は内部アドレス線、(4) はメモリセル群、(5) は外部出力データ線である。

メモリセル群似に格納されているデータを読出 す場合、そのデータのメモリセル群似内でのアド レスを示すアドレス信号を外部アドレス線(1)を経 てアドレスレジスタ(2)に普込む。このアドレスレ ジスタ(2)の内容が内部アドレス線(3)を介してメモ リセル群似に入力されそのアドレスによって指定

去するためになされたもので、この発明では半導 体配憶装置の内部にインクリメンタ/デクリメン タと出力データレジスタとを内蔵し、連続したて アドレス酸からは脱出すべきデータ群の先頭アド レスだけを入力してアドレスレジスタにセットし、 - 其後はインクリメンタ/デクリメンタにより所定 のクロックととにアドレスレジスタの内容に数値 1を加賀又は放箕するととによってアドレスを順 大変化させ、この変化するアドレスが整定された 時点にかいて耽出されたデータを出力データレジ スタに格納した上で、次のクロック時点でアドレ スレジスタの内容に更に数値1を加算又は被算す るようにしたものである。更にまたとの発明では 制御用レジスタを設け、インクリメンタ/デクリ メンタからアドレスレジスタの内容に数値1を加 算又は波算するたびに制御用レジスタに数値1を - 加え、制御用レジスタの内容の示す果計数値が連 鋭して読出すべきデータの総数に達したときイン クリメンタ/デクリメンタの動作を停止すること

されたデータが出力データ線(5)に出力される。但し、アドレスレジスタ(2)の内容が変動している過度期間のデータを誤って利用しないようにメモリセル評(4)と出力データ線(5)との間、又は出力データ線(5)の後に正しいタイミングの出力データを選択するための回路が必要である。

次に、メモリセル群(4)内の他のアドレスのデータを統出す場合は、そのアドレスを外部アドレス 額(1)からアドレスレジスタ(2)に奪込み内部アドレス額(3)を介してメモリセル群(4)にアクセスする。

従来の RAM は以上のように構成されているので 1 つのデータを読出すごとにそのデータのアドレスを外部アドレス線 (1) から入力してアドレスレジスタ (2) に各込むことが必要であり、連続したアドレスのデータを順次説出すような場合でも1 つのアータごとに外部アドレス線 (1) からの入力を必要とし、そのため読出しに必要とする時間が長くなるという欠点があった。

(発明の概要)

この発明は上配のような従来のものの欠点を除

によって、オンクリメンタ/デクリメンタの動作 制御を自動的に行った。

(発明の実施例)

以下この発明の実施例を図面について説明する。 オ2回はこの発明の一実施例を示すプロック図で、 オ1回と同一符号は同一又は相当部分を示し、(6) は内部出力データ線、(7)は出力データレジスタ、(8)はインクリメンタ/デクリメンタ、(9)は制御用 レジスタ、(10)はデータ線、(11)は信号。(院出し 制御信号)の入力線、(12)は制御信号線である。 師用レジスタ(9)の内容が数値0のとき信号線(12)上 の信号論理が「0」となりインクリメンタ/デク リメンタ(8)の動作を停止する。

以下、数値例を用いてオ2図の回路の動作を脱明する。メモリセル群は1の、たとえば、アドレス「30 H 」番地(但しサフィックスのHは16 送表示であることを示す)から「4FH 」番地までの「20H」個のデータを連続的(昇版)に既出す場合を考える。この場合、インクリメンタ/デクリメンタ(8)がアドレスレジスタ(2)に数値1を加算すべき回数は

「 4F_H 」 - 「 30_H 」 = 「 1F_H 」 = (「20_H」-「01_H」) である。 ナなわち「 20_H 」個の アータ の う ち先 類 の「 30_H 」番地のアータは外部アドレス線 (1) から 設定されるからである。

数値「30m」を外部アドレス線(1)からアドレスレジスタ(2)に審込むと同時に、「「1Fm」を表す数値(数値「100m」対する数値「1Fm」の補数、すなわち数値「E1m」)をデータ線(10)から制御用レジスタ(9)に審込む。アドレス「30m」のデータが内部出力データ線(16)上に出力される。信号RDが活性になる時点(すなわちパルスの立上リ点)で内部出力データ級(16)上のデータが出力データレジスタ(7)に審込まれ外部出力データ線(5)上に送出される。

制御信号無以上の信号論理は「1」であるから、次に信号 RD が不活性になる時点(すなわちバルスの立下り点)でインクリメンタ/デクリメンタ(8)がトリガされてアドレスレジスタ(2)と制御用レジスタ(9)の内容に数値1を加算し、それぞれの内容を「31_H」、「E2_H」とする。アドレス「31_H」

のデータが内部出力データ級(6) K 出力され、次 K 信号 RD が活性になった時点で出力データレジスタ(7) K 書込まれる。

このようにして連続したアドレスのデータが順次就出されてゆくが、アドレスレジスタ(2)の内容が「4E_R」から「4F_B」になるとき、制御用レジスタ(9)の内容は「FF_B」から「00_B」へ変化し、信号銀021上の信号論理は「0」となりインクリメンタ/デクリメンタ(8)の動作は停止する。

上記実施例では、制御用レジスタ(9)の初期値として数値「 $1F_B$ 」の補数を設定したが、数値「 $1F_B$ 」であるのを設定し、インクリメンタ/デクリメンタ(8)により数値 1 を試算して行ってもよい。その場合、アドレスレジスタ(2)の内容が「4 E_B 」から「 $4F_H$ 」になるとき、制御用レジスタ(9)の内容は「 01_H 」から「 00_H 」となる。

アドレス番号「4Fm 」から降順に「20m 」個のデータを連続して駅出す場合は、アドレスレジスタ(2)に数値「4Fm 」を書込むとき制御用レジスタ(9)には「1Fm 」を書込み、インクリメンタ/デク

リメンタ(B)により両レジスタ(2),(9)から数値1を 順次波算してゆけばよい。

制御用レジスタ(9)の内容をリセット状態(数値 「OOm」を書込んだ状態)にしておけばオ 2 図の 回路はオ 1 図の回路と同様に動作する。

なか、上配実施例ではインクリメンタ/デクリ メンタ(B)のトリガに信号 RD の立下り点を用いた が、他の適当なクロック信号を用いることもでき る。

更に、上記実施例では、制御用レジスタ(9)をメモリセル群(4)とは別に設けたが、メモリセル群(4) の一部をレジスタとして使用してもよい。

また、才2図に示す回路をそれに接続される CPU あるいは、その他の周辺回路と同一基板上に 構成してもよい。

〔発明の効果〕

以上のようにこの発明によれば、連続したアドレスのデータを連続して脱出す場合の処理時間を 短縮することができる。

4. 図面の簡単な脱明

オ1図は従来の装置を示すブロック図、オ2図はこの発明の一実施例を示すブロック図である。

(1) …外部アドレス線、(2) …アドレスレジスタ、(4) …メモリセル群、(7) …出力データレジスタ、(8) …インクメンタ/デクリメンタ、(9) …制御用レジスタ。

尚、各图中同一符号は同一又は相当部分を示す。

代理人 大岩增雄

特開昭60-261095(4)

手続 糖正 杏(自発)

59 10 23 昭和 年 月 日

特許庁長官殿



1. 事件の表示

持顧昭 59-116904 号

2. 発明の名称

半基体記憶基層

3. 補正をする者

事件との関係 特許

特許出願人

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 片 山 仁 八 郎

4. 代 理 人

住。所

東京都千代田区丸の内二丁目2番3号: 三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄

5. 補正の対象


『 「 図面の簡単左説頭 」の畑

(迎站先 03(213)3421特許部)

6. 補正の内容

(1) 明細書分10 頁才 5 行目「インクメント あるを「インクリメンタ」と訂正する。

(以上)



第一図

F19. 1

メモリセル群